This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08115923 A

(43) Date of publication of application: 07.05.96

(51) Int. CI

H01L 21/338 H01L 29/812

(21) Application number: 07067267

(22) Date of filing: 27.03.95

(30) Priority:

23.08.94 JP 06198200

(71) Applicant:

TOSHIBA CORP

(72) Inventor:


SAITO YASUNOBU


(54) MANUFACTURE OF FIELD EFFECT TRANSISTOR


(57) Abstract:


PURPOSE: To provide a manufacturing method of a semiconductor device which forms a gate electrode where a high fusing point metal is used, by the lift off method of only the photoresist without using an insulating film.


CONSTITUTION: A first photoresist film 102 is applied on a semiconductor substrate, and this is provided with a first opening, and the whole face is coated with a first conductive film 103 and a second photoresist film 104, and in the region including the opening of the first photoresist film of the second photoresist film is provided a second opening, which has a area larger than the first opening. The whole face is coated with a second conductive film, covering the second opening, and through the second opening, etching is applied to the second photoresist film until a part of the first conductive film is exposed, and after selective etching of only the first conductive film, lift off is performed.











(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-115923

(43)公開日 平成8年(1996)5月7日

(51) Int.Cl.8

酸別記号

庁内整理番号

FΙ

技術表示箇所

HO 1 L 21/338

29/812

9171-4M

H01L 29/80

F

審査請求 未請求 請求項の数12 OL (全 6 頁)

(21)出願番号

特顯平7-67267

(22)出廣日

平成7年(1995) 3月27日

(31) 優先権主張番号 特顯平6-198200

(32)優先日

平6 (1994) 8 月23日

(33)優先權主張国

日本(JP)

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 斉藤 泰伸

神奈川県川崎市幸区小向東芝町1番地 株

式会社束艺小向工場内


(74)代理人 弁理士 則近 意佑

(54) 【発明の名称】 電界効果トランジスタの製造方法

(57)【要約】

【目的】高融点金属を用いたゲート電極を絶縁膜を用い ることなくフォトレジストのみのリフトオフ法により形 成する半導体装置の製造方法。

【構成】半導体基板上に第一のフォトレジスト膜102 を塗布しこれに第一の開口部Aを設け、全面に第一の導 電膜103および第二のフォトレジスト膜104を被着 し、第二のフォトレジスト膜に対して前記第一のフォト レジスト膜の開口部を含む領域に前記第一の開口部より も大なる面積を有する第二の開口部Bを設ける。第二の 開口部を覆い全面に第二の導電膜を被着し第二の開口部 を通じ第二のフォトレジスト膜に対し第一の導電膜の一 部が露出するまでエッチングを施し、第一の導電膜のみ を選択的にエッチングした後リフトオフを行う。



【特許請求の範囲】

【請求項1】半導体基板上に第一のフォトレジスト膜を 塗布する工程と、前記第一のフォトレジスト膜に第一の 露光と第一の現像処理を施し第一の開口部を設ける工程 と、前記第一の開口部を覆いこの開口部の第一のフォト レジスト膜の側面を含む全面に第一の導電膜を被着する 工程と、少なくとも前記第一の開口部を覆い前記第一の 導電膜上の全面に第二のフォトレジスト膜を塗布する工 程と、この第二のフォトレジスト膜に対して前記第一の フォトレジスト膜の開口部を含む領域に第二の露光と第 10 とする請求項3記載の電界効果トランジスタの製造方 二の現像処理を施し前記第一の開口部よりも大なる面積 を有する第二の開口部を設ける工程と、少なくともこの 第二の開口部を覆い全面に第二の導電膜を被着する工程 と、第二の開口部を通じ第二のフォトレジスト膜に対し 第一の導電膜の一部が露出するまでエッチングを施す工 程と、続いて第二の開口部内の第二導電膜をマスクとし て第一の導電膜のみを選択的にエッチングを施す工程 と、前記第一、第二の導電膜及び前記第一、第二のフォ トレジスト膜をリフトオフ法によって除去する工程とを 含む電界効果トランジスタの製造方法。

1

【請求項2】前記第一の導電膜が高融点導電物質膜であ ることを特徴とする請求項 1 記載の電界効果トランジス タの製造方法。

【請求項3】半導体基板上に第一のフォトレジスト膜を 塗布する工程と、との第一のフォトレジスト膜に第一の 露光と第一の現像処理を施し第一の開口部を形成する工 程と、この第一の開口部を覆いこの開口部の第一のフォ トレジスト膜の側面を含む全面に第一の導電膜を被着す る工程と、少なくとも前記第一の開口部を覆うように前 記第一の導電膜上の全面に第二のフォトレジスト膜を塗 30 布し、前記第一の開口部を含み、かつ第二のフォトレジ スト膜において上部形状が下部形状よりも小さい第二の 開口部を形成する工程と、第二の導電膜を被着する工程 と、前記第二の開口部内の前記第二の導電膜をマスクと して、前記第二の開口部内の前記第一の導電膜のみを選 択的にエッチングする工程と、開口部内に形成された導 電膜以外の、前記第一、第二の導電膜、前記第一、第二 のフォトレジスト膜をリフトオフ法によって除去すると とを特徴とする電界効果トランジスタの製造方法。

【請求項4】前記第一の導電膜が高融点導電物質膜であ 40 るととを特徴とする請求項3記載の電界効果トランジス

【請求項5】前記第一の導電膜が窒化タングステン膜で あることを特徴とする請求項3記載の電界効果トランジ スタの製造方法。

【請求項6】前記第一の導電膜がタングステンシリサイ ド膜であることを特徴とする請求項3記載の電界効果ト ランジスタの製造方法。

【請求項7】前記第一の導電膜の被着法がスパッタリン グ法であることを特徴とする請求項3記載の電界効果ト 50 て、この第一の開口部Aよりも大なる面積で第二の開口

ランジスタの製造方法。

【請求項8】前記第二のフォトレジスト膜の前記第二の 開□部をキシレンディップ法により形成することを特徴 とする請求項3記載の電界効果トランジスタの製造方

【請求項9】前記第二のフォトレジスト膜を2層レジス ト法により形成することを特徴とする請求項3記載の電 界効果トランジスタの製造方法。

【請求項10】前記第二の導電膜が金であることを特徴

【請求項11】前記第二の導電膜の被着法が蒸着法であ ることを特徴とする請求項3記載の電界効果トランジス タの製造方法。

【請求項12】前記第一の導電膜を選択的に除去する方 法がO₂ / CF 4 混合プラズマ法であることを特徴とす る請求項3記載の電界効果トランジスタの製造方法。

【発明の詳細な説明】

[0001]

20

【産業上の利用分野】本発明は電界効果トランジスタ (以下FETと略記する)の製造方法に係り、特に高融 点導電物質をゲート電極としたFETの改良された製造 方法に関する。

[0002]

【従来の技術】近年、GaAs FETは高集積密度 化、高性能化が進み、これに伴って、FETのゲート電 極も微細化が進んできた。しかし、この微細化に伴いゲ ート電極を流れる電流密度が増加し、これによるゲート 金属のエレクトロマイグレーション(以下EMと略記す る) が問題となっている。

【0003】上記のEMに対する一つの対策として、ゲ ート電極に高融点金属又は高融点導電物質を用いること が行われている。高融点導電物質は融点が高いためEM に対しては効果が大きいが、高抵抗であることが多いた め、低抵抗の金属との積層構造にすることが一般的であ る。しかしながら、このような積層構造は普通スパッタ リング法により堆積されるため、一般にゲート電極形成 で用いられるリフトオフ法を用いることは難しい。これ は、スパッタリング法は段差に対するカバレッジがよい ため、フォトレジストの段差部で薄膜がつながってしま うためである。以下に、とのような高融点物質を用いた 積層構造ゲート電極を形成するための製造方法の一例を 図面を参照して説明する。

【0004】まず、図5(a)に示すように、半導体基 板201の上に、絶縁膜202を堆積し第一の開口部A を形成する。続いて図5(b)に示すように、第一の導 電膜203として例えば窒化タングステン(以下WN) を全面に堆積する。次に図5(c)に示すように、フォ トレジスト204を塗布し、第一の開口部Aを合わせ

部Bをフォトレジスト204に形成する。次に図5 (d) に示すように、第二の導電膜205として抵抗の 低い例えば金(以下Au)を全面に堆積する。次に図6 (a) に示すように、フォトレジスト204上の第二の 導電膜205とフォトレジスト204を、リフトオフ法 により除去する。最後に、第二の導電膜205をマスク にして第一の導電膜203を選択的にエッチング除去す ることにより、図6(b)に示すように高融点導電物質 を用いた積層構造ゲート電極を形成することができる。 [0005]

【発明が解決しようとする課題】上記、従来例の製造方 法によるゲート電極では、ゲート電極の第一の導電膜2 03の周辺下部に絶縁膜202が存在している。この絶 縁膜は誘電体であるため、絶縁膜が存在しないときに比 べてゲート容量が増加することになり、これが原因で、 特に髙周波領域におけるFETの特性を悪化させること になる。との問題に対する解決策として、図6(b)の 状態から更に絶縁膜202をエッチング除去することも 行われる。しかし、一般に第一の導電膜203に用いら れる高融点導電物質は、絶縁膜202のエッチング工程 20 により影響を受けるため、図6(b)の状態から、絶縁 膜202を完全に除去するととが難しかった。

【0006】本発明は、上述の問題点を解決するために なされたもので、高融点導電物質を用いたゲート電極を 上述の絶縁膜を用いるととなく、とれまで困難であった フォトレジストのみのリフトオフ法により形成すること ができる半導体装置の製造方法を提供することを目的と する。

[0007]

【課題を解決するための手段】本発明に係る電界効果ト ランジスタの第一の製造方法は、半導体基板上に第一の フォトレジスト膜を塗布する工程と、前記第一のフォト レジスト膜に第一の露光と第一の現像処理を施し第一の 開口部を設ける工程と、前記第一の開口部を覆いこの開 口部の第一のフォトレジスト膜の側面を含む全面に第一 の導電膜を被着する工程と、少なくとも前記第一の開口 部を覆い前記第一の導電膜上の全面に第二のフォトレジ スト膜を塗布する工程と、この第二のフォトレジスト膜 に対して前記第一のフォトレジスト膜の開口部を含む領 域に第二の露光と第二の現像処理を施し前記第一の開口 40 部よりも大なる面積を有する第二の開口部を設ける工程 と、少なくともこの第二の開口部を覆い全面に第二の導 電膜を被着する工程と、第二の開口部を通じ第二のフォ トレジスト膜に対し第一の導電膜の一部が露出するまで エッチングを施す工程と、続いて第二の開口部内の第二 導電膜をマスクとして第一の導電膜のみを選択的にエッ チングを施す工程と、前記第一、第二の導電膜及び前記 第一、第二のフォトレジスト膜をリフトオフ法によって 除去する工程とを含む。また、第一の導電膜が高融点導 電物質であることを特徴とする。本発明に係る電界効果 50 を参照して説明する。まず、図 1 (a) に示すように半

トランジスタの第二の製造方法は、半導体基板上に第一 のフォトレジスト膜を塗布し、この第一のフォトレジス ト膜に第一の開口部を形成する工程と、この第一の開口 部を含む第一のフォトレジスト膜全面に第一の導電膜を 被着する工程と、少なくとも前記第一の開口部を覆うよ ろに前記第一の導電膜上の全面に第二のフォトレジスト 膜を塗布し、前記第一の開口部を含み、かつ第二のフォ トレジスト膜において上部形状が下部形状よりも小さい 第二の開口部を形成する工程と、第二の導電膜を被着す る工程と、前記第二の開口部内の前記第二の導電膜をマ 10 スクとして、前記第二の開口部内の前記第一の導電膜の みを選択的にエッチングする工程と、開口部内に形成さ れた導電膜以外の、前記第一、第二の導電膜、前記第 一、第二のフォトレジスト膜をリフトオフ法によって除 去する工程を含むことを特徴とする。また、第一の導電 膜が高融点物質膜例えば窒化タングステン膜であること を特徴とする。

[0008]

【作用】従来例では絶縁膜により形成した開口部Aを、 第一のフォトレジストにより形成する。一般に、第一の 導電膜に用いられる髙融点導電物質はスパッタリング法 により堆積するため、段差に対する被覆性がよく、フォ トレジスト上の導電膜と半導体上の導電膜がつながって しまい、一般的なリフトオフ法ではゲート電極を形成す ることができない。請求項1に対応する本発明では、第 二の導電膜を堆積後、第二の開口部Bを通じ露出してい る第二のフォトレジストを第一の導電膜が露出するまで エッチングし、続いて、第一の導電膜をエッチングする ことにより、全面につながっていた第一の導電膜をゲー ト電極部と第一のフォトレジスト上の導電膜とに切り離 す。これにより、リフトオフ法によって髙融点導電物質 積層構造ゲート電極を形成することが可能になり、本発 明の方法を用いて製造されたFETでは、ゲート電極周 辺の絶縁膜が存在しないため、ゲート容量が増加するこ となく、髙周波特性の悪化も起こらないという利点があ

【0009】又、請求項3に対応する本発明では前記第 一のフォトレジスト膜上に、第二のフォトレジスト膜に よる第二の開口部Bを、上部が下部よりも狭い、いわゆ るオーバーハング形状に形成する。これにより、第二の 導電膜を堆積後も、第二の開口部Bを通じて第一の導電 膜が露出した状態になる。その結果、第二の開口部Bを 通じて第一の導電膜をエッチングすることができ、全面 につながっていた第一の導電膜をゲート電極部と第一の フォトレジスト上の導電膜とに切り離すことができる。 以下は請求項1に対応する発明と同様である。

[0010] 【実施例】

(実施例1)以下に本発明の実施例の一つについて図面

20

導体基板101の上に、第一のフォトレジスト102を 塗布し、第一の開口部Aを形成する。続いて図1(b) に示すように、第一の導電膜103として例えば窒化タ ングステン (以下WN) を全面に堆積する。次に図1 (c) に示すように、第二のフォトレジスト104を塗 布し、第一の開口部Aに合わせて、第一開口部Aよりも 大なる面積で第二の開口部Bをフォトレジスト104に 形成する。次に図1 (d) に示すように、第二の導電膜 105として抵抗の低い例えば金(以下Au)を全面に 堆積する。次に図2(a)に示すように、例えばO,プ 10 ラズマにより第二の開口部Bより露出している第二のフ ォトレジスト104を第一の導電膜が露出するまでエッ チングする。続いて図2(b)に示すように、第二の導 電膜105をマスクにして例えばO、/CF、混合プラ ズマにより、全面につながっていた第一の導電膜がゲー ト電極部と第一のフォトレジスト上の導電膜とに切り離 されるためリフトオフが可能になる。最後に、第一、第 二の導電膜、及び第一、第二のフォトレジスト膜をリフ トオフ法により除去することにより、図2 (c) に示す ような、ゲート電極を形成することができる。

【0011】このように、本発明によれば、高融点導電 物質を用いたゲート電極をリフトオフ法により形成でき るため、従来例のようにゲート電極周辺に絶縁膜が残ら ない。このため、ゲート容量が増加することなく、髙周 波特性の悪化も起こらないという利点がある。

【0012】なお、上記実施例では、第二のフォトレジ ストのエッチング工程としてO、プラズマを使用したブ ラズマアッシングを例示したが本発明は何等との方法に 拘束されるものではなく、例えばO、/CF、混合プラ ズマを用いたCDE (Chemical Dry Etching) 法や、全 30 面露光とフォトレジスト現像液による現像を組み合わせ たウェットエッチング法を用いてもよい。また、第一の 導電膜のエッチング方法もO、/CF、混合プラズマを 用いたCDE法に限定されるものではないこと、及び、 第一、第二の導電膜も上記実施例に限定されないことは 上記説明により明らかである。例えば、第一の導電膜1 03としてタングステンシリサイド(WSi)を使用し

【0013】(実施例2)本発明の二番目の実施例を図 面を参照して説明する。まず、図3(a)に示すよう に、半導体、例えばGaAs基板101の上に、第一の フォトレジスト102を塗布し通常の露光、現像処理を 行い、第一の開口部Aを形成する。続いて図3(b)に 示すように第一の導電膜103として例えば窒化タング ステンWNを例えばスパッタリング法により全面に堆積 する。次に図3(c)に示すように、第二のフォトレジ スト104を塗布し、第一の開口部Aに合わせて、第一 の開口部Aよりも大なる面積で第二の開口部Bをフォト レジスト104に形成するが、このとき、図3(d)に

の方が、下部の開口形状よりも小さい、いわゆるオーバ ーハング形状となるように形成する。このようなオーバ ーハング形状は、例えば、キシレンディップ等の処理の 後に、露光、現像を行うことで容易に形成することがで きる。また、このオーバーハング形状は、図4(a)の ように、フォトレジスト104aにODUR-1014 (商品 名:東京応化工業製) とレジスト104bにAZ-1350 (商品名:シプレイ社製)を用いた2層レジスト法によ り形成してもよい。次に図3(d)に示すように、第二 の導電膜105として抵抗の低い例えば金(以下Au) を蒸着法等により全面に堆積する。続いて図4(b)に 示すように第二の導電膜105をマスクにして例えばO , /CF。混合プラズマにより第一の導電膜103を選 択的にエッチング除去する。これにより、全面につなが っていた第一の導電膜がゲート電極部Cと第一のフォト レジスト上の導電膜Dとに切り離されるためリフトオフ が可能になる。最後に、第一、第二のフォトレジスト膜 上の第一、第二の導電膜、及び第一、第二のフォトレジ スト膜を、リフトオフ法により除去することにより、図 4 (c) に示すような、ゲート電極を形成することがで きる。

【0014】なお、この実施例では、オーバーハング形 状を形成するため、キシレンディップ又はODUR-1014 と AZ-1350を用いた2層レジスト法による方法を用いた。 しかしオーバーハング形状ができさえすれば、フォトレ ジスト等の処理方法、フォトレジストの種類等が上記実 施例に限定されるものではないことは明らかである。ま た、第一の導電膜のエッチング方法に、O、/CF、混 合プラズマを用いたCDE法による場合を説明したがと れに限定されるものではなく、また半導体基板、第一、 第二の導電膜の種類も上記実施例に限定されないことは 上記説明により明らかである。例えば、第一の導電膜1 03としてタングステンシリサイド(WSi)を使用し てもよい。

[0015]

[発明の効果] 以上説明したように本発明によれば、高 融点導電物質を用いた場合、従来の製造方法では困難で あったフォトレジストのみのリフトオフ法によりゲート 電極を形成することが可能になる。このため、ゲート電 極周辺に絶縁膜が存在しないため、ゲート容量が増加す るととなく、高周波特性の悪化も起とらないという利点 がある。

【図面の簡単な説明】

れも断面図。

【図1】(a)~(d)は本発明に係る一実施例のFE Tの製造方法の一部を工程順に示すいずれも断面図、 【図2】(a)~(c)は本発明に係る一実施例のFE Tの製造方法の一部を図1 に引き続き工程順に示すいず

【図3】(a)~(d)は本発明に係る他の実施例のF 示すように、レジスト開口部の形状が、上部の開口形状 50 ETの製造方法の一部を工程順に示すいずれも断面図、

(a)

7

【図4】(a)~(c)は本発明に係る他の実施例のFETの製造方法の一部を図3に引き続き工程順に示すいずれも断面図、

【図5】(a)~(d)は従来例に係るFETの製造方法の一部を工程順に示すいずれも断面図、

【図6】(a) および(b) は従来例に係るFETの製造方法の一部を図5に引き続き工程順に示すいずれも断面図。

【符号の説明】

101、201…半導体基板

102………第一のフォトレジスト

*103、203…第一の導電膜

104……第二のフォトレジスト

104a……第二のフォトレジストの一層目

104b………第二のフォトレジストの二層目

105、205…第二の導電膜

202 絶縁膜


204………フォトレジスト


A………第一の開口部


B………第二の開口部 10 C……ゲート電極部


* D………第一のフォトレジスト

【図1】












【図2】







【図6】

